铠侠雄心壮志，目标年闪存实现层堆叠

感谢IT之家网友华南吴彦祖的线索投递！

IT之家6月28日消息，铠侠（Kioxia）结束为期20个月的NAND闪存减产计划，日本两座工厂生产线开工率提升至100%之后，上周披露了其3DNAND路线图计划。

根据PCWatch和Blocks&Files的报道，铠侠目标在2027年达到1000层的水平。

IT之家援引媒体报道，3DNAND在2014年只有24层，到2022年达到238层，8年间增长了10倍。而铠侠目标以平均每年1.33倍的速度增长，到2027年实现1000层堆叠。

三星在上个月表示，计划2030年之前推出超过1000层的先进NAND闪存芯片，其中铪基薄膜铁电（HafniaFerroelectrics）将成为这项成就的关键。

在摘要部分中写到，在金属带工程栅极中间层（BE-G.IL）、铁电（FE）开关、沟道中间层（Ch.IL）和硅（MIFIS）FeFET架构中，使用FE开关相互作用，来显著提高性能，表明hafniaFE成为扩展3DVNAND技术发展的关键推动力。

在3DNAND闪存的层数挑战上，铠侠似乎比三星更有野心。

首先是政策和资本扶持，铠侠受益于内存行业的复苏，最近获得了日本政府的补贴和银行财团的额外融资，此外该公司还计划今年年底IPO上市，让铠侠有充足的资金，追求技术进步和成本优化。

其二是技术演进和积累，铠侠预测到2027年NAND芯片密度将达到100Gbit/mm2，铠侠雄心壮志，目标年闪存实现层堆叠实现1000层。

提高3DNAND芯片的密度不仅仅是在芯片上堆叠更多层，因为每层的边缘都需要暴露以进行字线电气连接。这为芯片提供了阶梯状轮廓，随着层数的增加，阶梯所需的芯片面积也会增加。

铠侠雄心勃勃地计划到2027年实现1000层技术，这是迄今为止所有制造商宣布的最高层数。然而，要达到这一里程碑，就必须从TLC（每单元3位）过渡到QLC（每单元4位），甚至可能过渡到PLC（每单元5位）。其中涉及的技术挑战是巨大的，铠侠能否在2027年之前实现这一市场里程碑还有待观察。